Your Yield Partner
提交信息

测试芯片作为提取参数、制定版图设计规则、检测或量化随机和系统缺陷、建立产品可靠性的主要途径,其在缩短工艺开发周期和提高制造良率方面起着重要作用。但是随着集成电路工艺节点的不断推进,在产品芯片上留有足够的面积放置测试芯片变得越来越不切实际。与普通测试芯片相比,可寻址测试芯片可以显著节省面积,并实现更灵活地放置。

ATCompiler® 是 Semitronix公司的可寻址测试芯片设计平台。该平台提供了一个完整的大型可寻址及划片槽内可寻址测试芯片的设计解决方案,功能包括版图自动化生成、全芯片仿真和验证、同一平台下的设计文档和测试程序的自动生成等。可寻址测试芯片包括了可寻址IP和测试结构。 • 使用类似SRAM的解码器在阵列中选择测试结构
• 内置有针对不同工艺节点的良率阵列、参数化阵列和晶体管阵列的可寻址IP
• 高面积利用率,并满足高测量精度的实验设计要求
• 允许重叠测试结构以进一步节省面积主要特点 • 灵活的阵列尺寸和输出端区域
• 可以简单灵活地放在划片槽或者主区域
• 基于DOE表的自动化测试结构
• 自动并优化测试结构摆放及绕线
• 全芯片LVS与后仿
• 自动测试程序生成及自动设计文档
主要优点• Ioff与栅极漏电流的测试分辨率可达到pA级
• 通过使用较少的焊盘和不同层之间的重叠测试结构实现了至少10倍的面积利用率
• 完整的模拟和验证流程
• 平台稳定且不依靠第三方版图软件即可自动完成版图设计


GUI of ATCompiler®


Diagram of Generating Addressable Test Chip

作为ATCompiler®的一部分,可寻址IP包括外围电路(寻址电路/信号选择电路、开关电路等)和焊盘。Semitronix提供了不同的IP类型来支持不同的测试结构类型,以生成基于不同测试结构的可寻址测试芯片。

• 将可寻址方法集成到IP设计中,节省焊盘所占的面积
• 通过提供所需的可寻址IP而不是花费时间从头设计,帮助用户有效地设计测试芯片
• 优化的可寻址IP的外围电路,确保测量结果的高精度
• 为良率分析以及晶体管、环形振荡器、电容器的测量提供四种可用的IP